/dvbt/trunk/debug/rtl_template/xxx_wapper_rtl.v

http://github.com/zaqwes8811/decoder-reed-solomon · Verilog · 36 lines · 13 code · 8 blank · 15 comment · 0 complexity · 0a03d18540b70577c0c608350da2d669 MD5 · raw file 

    

  1. /*
    2. 

  2.    Abstract: ???????? ??? ?????
    3. 

  3.      ??????????? ???? 
    4. 

  4.  */
    5. 

  5.  `include "vconst.v"
    6. 

  6.  module kes_wapper_rtl(
    7. 

  7.    clk, rst, clk_ena,
    8. 

  8.    
    9. 

  9.    // control ///
    10. 

  10.    // slave
    11. 

  11.    
    12. 

  12.    // master
    13. 

  13.    
    14. 

  14.    // dataflow ///
    15. 

  15.    // in
    16. 

  16.    psindroms, // ???????????? ???? ?????????
    17. 

  17.    // out
    18. 

  18.    plambda,
    19. 

  19.    phomega
    20. 

  20.  );
    21. 

  21.    
    22. 

  22.    //
    23. 

  23.    wire plambda
    24. 

  24.    wire [`WIDTH-1:0] ireg_out;  // ????? ???????? ????????
    25. 

  25.    wire [`WIDTH-1:0] ireg_out;
    26. 

  26.    // output
    27. 

  27.  endmodule
    28. 

  28.  
    29. 

  29. /*
    30. 

  30.   Abstract: slave-master control
    31. 

  31. */
    32. 

  32. module sm_control();
    33. 

    34. 

  34. endmodule
    35.